当从基础6升级到基础F1.x时,HDL设计更改似乎没有得到保存。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

当从基础6升级到基础F1.x时,HDL设计更改似乎没有得到保存。

描述

关键词:升级,XNF,ABEL,VHDL,EDFF

紧迫性:标准

问题描述:
当从基础6升级到基础1时,X用户可能会发现
他们对HDL模块所做的改动似乎没有效果。

这是由于老软件综合到XNF网表的事实。
新软件综合了EDFF。

假设设计器有一个名为MyAuthMaul.VHD或MySuxGrace.abl的宏…

这将是用旧软件和MyuMax.xnf综合的。
在Myx1.x中的MyAuthMa宏.Enn。

旧网和新网表都位于项目目录和顶层。
NETLIST将引用MyAu宏。

问题在于,在实现工具中,设计管理器具有
搜索顺序。XNF比EDIF(EDN)具有更高的优先级。
因此,旧的网表将被调用,而不是新的。

解决方案

解决方案是删除所有旧的XNF、XFF和XSF文件。
确保所有宏都被综合,这样就有一个EDN网表。
为它们中的每一个然后重新运行实现工具。新的
综合的宏版本将被正确地拾取。

请登录后发表评论

    没有回复内容