M1.5:TrCE:不通过异步CLR/PRE到触发器的输出从输入PAD产生自定义延迟信息。-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容