2.1I:定时:定时报告中的负值-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1I:定时:定时报告中的负值

描述

紧迫性:标准

一般描述:

当在偏移/ /和/或约束下约束设计时

在没有周期约束的情况下,周期是

假设为0纳秒。但是没有警告或错误

执行期间的消息。唯一的信息

当没有周期约束时出现以下情况

偏移量很紧。

对于这个约束,没有最小偏移量大于零。

————————————————

解决方案

为设计创建周期约束。

请登录后发表评论

    没有回复内容