LATTICE FPGA 在CrossLink器件的软MIPI DPHY RX中，时钟是否只能放在PCLK引脚上？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0

      时钟只能放在PCLK引脚上，不能放在MIPI_CLK / GR_PCLK / GPLL引脚上。

      MIPI CLK只能使用以下引脚：PCLKC2_0，PCLKT2_0，PCLKC2_1，PCLKT2_1，PCLKC1_0，PCLKT1_0，PCLKC1_1和PCLKT1_1。

      另外，如果用户使用非PCLK引脚，该工具将产生错误。

      6年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面