FAST Express F1.5：何时从Express约束编辑器中应用约束？

描述

关键词：基础，Express，F1.5，约束，编辑器，API，TimeSim.

紧迫性：标准

一般描述：
基础Express用户有能力使用FPGA Express约束编辑器输入设计的物理和时序约束。该解决方案提供了如何以及何时应用这些约束的更多细节。

首先要注意的是，Express约束编辑器在默认情况下不会导出时序约束。当输入时，物理约束（PIN位置、回转速率、上拉使用、时钟缓冲器等）将始终被应用，但是如果用户已经启用了该选项，则只能写入时序规范（作为XNF或NCF（ViTeX仅）中的TimeScript编写）。若要启用此选项，请在基础项目管理器中选择“综合”和“GT”选项并检查“导出时序约束”旁边的框。

解决方案

若要访问Express约束编辑器，请在综合设计时检查“编辑综合/实现约束”旁边的框。这将提示Express约束编辑器在综合精化阶段完成后打开。还可以通过右键单击功能结构（在“版本”选项卡下）并选择“编辑约束”来打开已编辑的版本的约束编辑器。

每个综合运行都由基础项目中的一个版本表示。在Express约束编辑器中输入的约束仅适用于该特定版本。

如果使用“更新”命令重新综合并重新优化现有版本，则约束将保留并应用于该版本。更新命令是通过右键单击功能结构或优化结构并选择“更新”来使用的。

如果您想接受一个版本中输入的约束并将它们应用到另一个版本，则必须使用“导出约束”和“导入约束”按钮。在第一个版本中，选择功能结构，右键单击并选择“编辑约束”。单击“导出约束”按钮来保存.EXC文件中的约束。然后，在综合新版本时，打开约束编辑器并单击“导入约束”按钮并选择较早保存的.Exc文件。

Express将应用它可以的任何约束，但如果在源HDL中实例或名称已经改变，Express将不能匹配与修改实例相关的约束。