2.1i核心生成器-用于FIR滤波器、分布式RAM、分布式ROM和块RAM的样本CoeGeN.COE系数文件-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1i核心生成器-用于FIR滤波器、分布式RAM、分布式ROM和块RAM的样本CoeGeN.COE系数文件

描述

关键词:COREGEN,核心生成器,ROM,RAM,FIR,滤波器,PDA,SDA,2.1I

一般描述:

下面是FIR滤波器、分布式ROM和RAM和VIETEX块存储器的样本核心生成器系数(.COE)文件。

示例COE文件也可以在$xilinx\COREGEN数据目录下的核心生成器安装中找到。

解决方案

SDA FIR滤波器:

组件名称= SDAFIR;

数量为6;

基数=10;

输入宽度=10;

输出宽度=24;

系数宽度=11;

脉冲响应对称=假;

COEFDATA=-1,18122418,-40,3;

下面是对系数文件中关键词的简要说明:

组件名:声明组件的名称。

TopBo.O.TAP:指定抽头的数量。

基数:指定系数的基数。

(基数=10)表示系数为基10(十进制)格式;

基数=16表示系数为十六进制。

输入数据宽度:指定输入数据宽度。

OutPuxField:指定输出数据宽度。

系数宽度:指定输出宽度。

脉冲响应对称:指定滤波器的对称性。“真”表示滤波器系数是对称的;“false”表示它们是不对称的。

COEFFA数据:系数的取值

有关更多信息,请参阅FIR滤波器的规格表。

具有十六进制数据的分布式RAM:

组件名称No.RAM16X12;

数据宽度=12;

地址宽度=4;

深度=16;

基数=16;

MeMeDATA=346,EDA,0D6,F91079,FC8053,FE2,03C,FF2,02D,FFB,022002,

01a,005;

有关更多信息,请参阅核心生成器中分布式RAM的联机规范表。

具有十进制数据的分布式RAM:

组件名称No.ROM32 x8;

数据宽度=8;

地址宽度=5;

深度=32;

基数=10;

MeMeDATA=127127127127126126126125125125,4,3,2,0,1,- 2,

– 4,- 5,- 6,-8,-9,-11,-12,-13,-38,-39,-41,-42,-44,–,–;

双端口块RAM:

组件名称No.VY-DPBRAM;

德普斯塔A=4096;

DATAAWIDWITH A=16;

Deththyb=1024;

DATAAWIDWHESTHY B=64;

基数=2;

DeultTyDATA=10101010;

记忆-初始化-向量=

111111111111111 0,

11111111111111 01,

1111111111111 011,

111111111111 0111;

欲了解更多信息,请参阅在线规范表中的块RAM在核心生成器。

单端口块RAM:

组件名称No.VySPBRAM;

深度=256;

数据宽度=32;

基数=16;

Debug ToDATA=FFF;

记忆初始化,向量=FF0,F0F,0FF,FF4,F4F,4FF,FF8,F8F,8FF;

欲了解更多信息,请参阅在线规范表中的块RAM在核心生成器。

请登录后发表评论

    没有回复内容