在F1.5中忽略ABEL宏馈通-Xilinx-AMD社区-FPGA CPLD-ChipDebug

在F1.5中忽略ABEL宏馈通

描述

关键词:9500,fitter,HITOP,ABEL,宏,馈通,修整

紧迫性:标准

一般描述:

使用ABEL宏的基础Schematic。
如果输出直接连接到输入,则fitter对信号进行修整。

例子:

模块FDX
标题“宏”带有1个输入和2个输出。1个输出反转,另一个是直接馈通

声明

在PIN中;
OUT1引脚;
OUT2引脚;

方程

OUT1=In;
Out2=!在;

末尾

在示意图上,引脚简单地连接到缓冲区和焊盘。
fitter裁剪Out1但Out2正确匹配。
这个问题只存在9500和9500 XL。
FPGA实现正确工作。

解决方案

当前的解决方案是向ABEL文件添加逻辑。可能放一个逆变器
内部和输出的宏具有直接馈通。

这已经被固定在软件版本2.1中。

请登录后发表评论

    没有回复内容