SyopSes-FPGA/设计编译器:如何在语法上使用TraseTyOffic和TraseTeLy-Xilinx-AMD社区-FPGA CPLD-ChipDebug

SyopSes-FPGA/设计编译器:如何在语法上使用TraseTyOffic和TraseTeLy

描述

关键词:TrimeReXOFF,TraceLeTyon,FPGA编译器,
设计编译器、语法、SyopSyS、UNISIM

紧迫性:标准

一般描述:

使用SyopiStReleTyOff-Office有时是有用的。
在VHDL设计中对语用学的转换
指定用于综合的UNISIM库,但具有
仿真。

这个解决方案记录描述了需要做什么才能做到
使用SyopSysFPGA编译器或设计正确使用这些语法
编译程序。

解决方案

为了使这些语用有效,称为SyopSype变量
必须将HDLIN TyrTeLeOffSKIPIPX文本设置为true(此变量是
默认错误)。最简单的方法是添加
跟随您的.SypopysS.D.C.设置文件行:

HDLIN TyrTaLeOffSkip文本=真

这个变量设置为true,所有的文本内的语用将是
在综合过程中被忽略。

这些语用可以用两种方式中的一种来指定。

方法1:

——SyopSysTelaTeleXOFF

库UNISIM;
使用UNISIM.VCISOTALS;

——SyopSysTraseLeon on

方法2:

——语用翻译

库UNISIM;
使用UNISIM.VCISOTALS;

——PrimaMatlab

请登录后发表评论

    没有回复内容