A1.5/F1.5映射-映射连接内部CLB损坏逻辑的连接-Xilinx-AMD社区-FPGA CPLD-ChipDebug

A1.5/F1.5映射-映射连接内部CLB损坏逻辑的连接

描述

一个案例被发现,其中映射错误地配置CLB,其中LUT驱动两者的D输入。
失败。其中一个触发器连接被丢弃,触发器未被驱动。

解决方案

解决问题的办法是把不同的CLBs扔到一边:
InStIfFr.gggExoTouReg & lt;8 & gt;“BLKNM=“Fo”;
InStIfFr.FgkOutOutReg & lt;9 & gt;“BLKNM=“Bar”;

这个问题的解决方案包含在1.5 I服务包1中。详情
在此服务包见HTTP://www. xLimx.com /TycDoSs/514HTM

请登录后发表评论

    没有回复内容