F1.5 I仿真器,VIETEX:不能仿真时序仿真中的CKDLL组件。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

F1.5 I仿真器,VIETEX:不能仿真时序仿真中的CKDLL组件。

描述

关键词:1.5 I,基础,仿真器,功能,逻辑,CLKDLL,VIETEX

紧迫性:标准

一般描述:
在基础仿真器1.5中仿真CLKDLL不产生任何
时钟频率,只是一个常量值。

解决方案

这个问题已被纠正的所有输出的CKDLL除外
分割输出。这将在未来的软件发布中得到解决。

F1.5 I Service PACK 2修复其他输出,并可在:

HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新/

注意:此软件更新只允许对CKDLL进行时序仿真。
功能仿真将不起作用。

请登录后发表评论

    没有回复内容