LogICORPCI-在Cadence Verilog XL仿真期间，一个警告报告：“在BiCuPCiSSTM.BiCiPCiTopTo..中的时序违反……”

描述

一般描述：

当我仿真LogICORI PCI接口时，Cadence Verilog XL发出如下警告：

/xilinx/xilinx .M1.5／Verilog／SRC/SIMPREMs/XYFF.VMD，71

BiCuPCiStM.BiCuPCiTop.\PCIIOR/PCILC/PCI-AD/IO9/IFD/$1I37／XYFF的时序违反

$设置（in：298578982，POSECLED CLK &＆＆iN-CLKLIN启用：298579228，360:360）；

这个警告意味着什么？

解决方案

为了满足时序，LogICORI PCI在时钟周期之前打开它的AD驱动程序，然后断言帧X。因此，AD上的值可以改变帧X之前的时钟周期的开始和时钟帧的周期结束之间的任何时间。如果在中间时钟边沿的设置/保持窗口内发生变化，则当AD IOB的输入FF尝试在值中计时时会发生违规。γ

因为核心不依赖这个不确定的值，所以这个警告可以被安全地忽略。