LogICORPCI接口如何处理主机中止(异常终止)?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogICORPCI接口如何处理主机中止(异常终止)?

描述

一般描述:

LogICORI PCI接口如何处理主机异常情况?

解决方案

当主机完成了预期的事务时,它可以终止PCI事务;当主机的GNT线断言并且其内部延迟定时器到期时,它也可以使用超时。

用于主发起终止的机制是当帧y*被断言并且Irdy*被断言。该条件向目标信号发出最终数据相位正在进行中的信号。最后的数据阶段发生时,两个IrdYγ和TrdYα都被断言。当帧Y2和IrDy*都被断言(空闲状态)时,事务完成。

当目标没有响应时,主机也可以终止事务。这就是所谓的“主中止”。通常,在主断言帧X信号并将地址驱动到AD信号线之后,其中一个目标可以通过在预定数量的时钟周期内断定DeVels*信号来请求访问周期。最早的主机可以中止一个交易是五个时钟后,帧首次抽样断言。主机可以等待更长的时间,并且必须支持所有事务(包括主中止)上的帧γ-铱关系。主机必须假定访问的目标不能处理请求的事务或地址是坏的,并且不能重复事务。

主机总线桥必须在读取事务上返回所有1个,并在终止主机终止时丢弃写事务上的所有数据。桥必须在状态寄存器中设置主中止检测位。当主器件不能通过其器件驱动程序报告错误时,其他主器件可以通过将信号发送给SERP R来报告此错误。

LogICORI PCI将在未从已寻址目标接收DeSelvio IO后甜点框架IO。

LogICOR发起方将设置位CSR(29),如果它接收到它发起的事务上的主中止。在发起人确定寻址目标没有响应事务请求之后,它也将在时钟周期上声明CSR〔39〕。如果它检测到PCI总线上的主中止。然后,LogICOR接口使用此信息向状态机发出主机中止事件的信号。

请登录后发表评论

    没有回复内容