三星计划2025年量产2nm芯片,2027年量产1.4nm芯片-FPGA新闻资讯社区-FPGA CPLD-ChipDebug

三星计划2025年量产2nm芯片,2027年量产1.4nm芯片

随着近日最新出产的高性能芯片大量使用4nm工艺,不少厂商的3nm制程工艺也被提上日程,正式进入到了测试阶段,也预计将在2023年年末就会看到3nm制程的产品面向市场。
台积电、三星和英特尔三家芯片厂商开启了芯片制程工艺竞争。
图片[1]-三星计划2025年量产2nm芯片,2027年量产1.4nm芯片-FPGA新闻资讯社区-FPGA CPLD-ChipDebug
前段时间,三星公布了自家的3nm制程工艺已经达到了可以批量生产的标准,因为三星工艺在骁龙888和骁龙8Gen1两款芯片上的表现并不尽如人意,所以仍有不少相关机构认为台积电的3nm会优于三星工艺,但目前仍处在相关芯片工艺参数爆料阶段,并不能说明最后使用相关工艺的芯片性能有差别。
图片[2]-三星计划2025年量产2nm芯片,2027年量产1.4nm芯片-FPGA新闻资讯社区-FPGA CPLD-ChipDebug
今日,据相关媒体报道,三星电子的芯片合同制造业务周二表示,尽管目前全球经济不景气,但它计划到2027年将其先进芯片的产能提高三倍以上,以满足强劲的需求。
这家仅次于台积电的世界第二大代工厂的目标是到2025年大规模生产先进的2nm技术芯片,到2027年大规模生产1.4nm芯片,这些芯片将用于高性能计算和人工智能等应用。
据此前报道,三星主要竞争对手台积电2nm制程将于2025年量产,并且就现在的进度来看,有望领先其竞争对手三星和英特尔。
图片[3]-三星计划2025年量产2nm芯片,2027年量产1.4nm芯片-FPGA新闻资讯社区-FPGA CPLD-ChipDebug
据报道可知,台积电先进制程进展顺利,3nm将在今年下半年量产,升级版3nm(N3E)制程将于3nm量产一年后量产,即2023年量产,2nm预计于2025年量产。
台积电2nm预计首次采用纳米片架构,相较N3E制程,在相同功耗下频率可提升10%至15%;在相同频率下,功耗降低25%至30%。
台积电总裁魏哲家日前在技术论坛中强调,台积电2nm将会是密度最优、效能最好的技术,并且市场也看好,台积电2nm进度将领先对手三星及英特尔。
图片[4]-三星计划2025年量产2nm芯片,2027年量产1.4nm芯片-FPGA新闻资讯社区-FPGA CPLD-ChipDebug
除台积电和三星外,英特尔也在这两年持续在芯片制造方向持续发力,目前虽然还在使用7nm技术,但据相关消息,英特尔已经在多处建立芯片中心,同样也被爆料将于2025年发布2nm工艺。
请登录后发表评论

    没有回复内容