1.5 I SP2位-比特流为400x*和SpTANXL位流是不正确的IFD与时钟使能。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

1.5 I SP2位-比特流为400x*和SpTANXL位流是不正确的IFD与时钟使能。

描述

具有时钟使能的XC400 0XL(A)和SPARTANXL IFD的比特流
是不正确的。问题在于,IFD在何时将新数据计时。
启用是不活动的。问题似乎是时钟使能。
MUX使用来自主锁存器的反馈而不是从锁存器。

解决方案

在1.5 i服务PAC2中可以找到这个问题的解决方案:

(Xilinx解决方案α5887)

请登录后发表评论

    没有回复内容