为什么在Lattice dimaond FPGA软件中使用crosslink的”DPHY to CMOS IP v1.2″时,无法将bank0上的GPIO / IO_port放置在CrossLink中?-Lattice-莱迪斯论坛-FPGA CPLD-ChipDebug
请登录后发表评论