ViTeX配置——在SelectMAP模式中配置多个VixTeX器件-Xilinx-AMD社区-FPGA CPLD-ChipDebug

ViTeX配置——在SelectMAP模式中配置多个VixTeX器件

描述

如何在SelpMMAP模式中配置多个ViTeX器件,同时使所有ViTeX器件同时激活?

解决方案

将CCLK、数据、写入、忙、完成和/init引脚并行连接。每个ViTeX器件分别通过断言每个器件的/CS引脚来加载。

主机处理器应遵循以下步骤:

-设置/写入低电平。

-序列A:

1。设置一个VIETEX器件低的CS。

2。发送配置数据。

三。在比特流的末尾,通过设置它的/CS引脚高来取消选择ViTEX器件。

4。对所有其他ViTeX器件重复序列A。

-禁用数据源。

-配置完成后,当所有器件都已释放时,完成的操作将会很高。

SelectMAP的Program序列可以在VyTeX数据表V2.5的流程图中找到,(图17,Page 2-17)。

“VIETEX 2.5V FPGA完整数据表(所有四个模块)”可以下载到:

HTTP://www. xLimx.COM/Sputto/DooptTys/DATAXSEETS/DSO3.3.PDF

在没有外部电路的情况下,可以使用多个VIETEX器件配置多个ViTeX器件,条件如下:

-选择图引脚不能持久化(-G坚持:否)。

-器件将不会在同一时间启动(即,完成的引脚不应该绑在一起)。

-一个额外的I/O引脚是可用的。

在每个器件的设计中,需要增加一个I/O,它被永久地绑在地上。这个I/O应该在板上路由到SealtMMAP链中的下一个ViTeX器件的/CS引脚。所有的器件都必须启用预置的上拉(010)。当第一个器件启动时,它将驱动下一个器件的/CS线路低,有效地为配置进行准备。

当使用18V00 PROM或PROM或类似的方法以恒定的方式发送数据流时,这种方法可能非常有用。

请登录后发表评论

    没有回复内容