示例频谱：Read给出：HDLyFr.V.V.，第14行：错误，空端口不支持

描述

关键字：空端口、范例、频谱、读取

紧迫性：标准

一般描述：

输入我的HDL代码后，我试着在示例频谱中进行“读取”。最终
它出错了，给了我一个类似下面的错误信息：

“HDLyFr.v”，错误，空端口不支持
在Verilog源中发现错误。

我的设计似乎通过其他的综合工具运行良好。

解决方案

这可能是由于模块声明中的端口声明之后的额外逗号。
显式频谱不允许空端口或无信号名称。
逗号和错误。创建问题的语法可能类似于
以下：

模块测试（ReSeTyl，CLK，DATAYNI1，DATAYIN 2）
检查信号，
；

示例中的空端口错误将来自“检查信号”之后的位置持有者。
逗号，但没有提供信号/端口名称。

删除额外逗号将解决这个问题。