使用9500个综合的FDCE或FDPE支持

描述

关键词：SypLIPIVE、VHDL、Verilog、FDCE、FDPE、9500

紧迫性：标准

一般描述：

对于描述触发器的逻辑，是否支持FDCE或FDPE？
用CE？

解决方案

SPLPLIZY使用FDC/FDP和一些复用逻辑来输入D-引脚到
描述一个带有CE的触发器。

Xilinx有意拒绝所有综合的FDCE和FDPE触发器。
供应商CPLD库，这样他们就不会把它们推断成任何设计
这将在联盟1.5fitter上运行。推理支持
9500 XL的FDCE/FDPE触发器直到2.1i发布才计划开始。

请看（Xilinx解决方案2977）浅谈如何避免触发器的出现
CE引脚使用SysUIUnSt启用属性。

1.5fitter对CES有非常简单的支持，没有优化。
在CE输入以低效方式使用宏单元的情况下可用。
此外，综合工具不具有关于CPLD架构的信息。
这将允许他们自己进行优化。因此，任何
CE推理在设计通过1.5 Ifitter将被期待
通常产生低效的结果。

2.1i中的fitter增强将执行必要的CE优化。
将允许综合工具开始推断CES。当Xilinx发布
联盟的工具包2.1i，Xilinx将要求所有的综合供应商添加
FDCE/FDPE到他们的CPLD库并开始将它们推断为设计
将在Xilinx 2.1i或更高版本上运行。

1.5fitter确实支持FDCE/FDPE触发器的显式实例化。这些
将无条件地利用9500 XL宏单元的CEP p项。