FPGA /设计编译器1999.05使用SyLIBS设置产生警告UISN-26-Xilinx-AMD社区-FPGA CPLD-ChipDebug

FPGA /设计编译器1999.05使用SyLIBS设置产生警告UISN-26

描述

关键字:SyopSyS、FPGA、设计、编译器1999.05、1999.10、SyLIBS、UISN-26、Link、综合

紧迫性:标准

一般描述:
从SyoPyScript编译器版本1999.05开始,可以看到以下警告
在“SyLIBS”程序中指定的库文件中读取:

警告:应将以下综合库添加到链接库列表中:
“XDWEL SPARTANXL”。(UISN-26)

所列出的库是.SLDB格式,通常只列出在“综合库”列表中。

解决方案

根据Synopsys,这个警告可以被安全地忽略。然而,发出警告
消失,只需将指定的.SLDB综合库添加到Link库列表中即可。对于一个
SpartanXL器件,你的库看起来就是这样:

Link库= {xPrims20xL4.dB xPrimeSpAutxX-4.dB XGENEA SPARTANXL.DB XFPGA-SPARTANXL -4.DB
XOO-SPARTAXX-4.DB XDWHSPARTANXL.SLDB}/*LT;——————————————————————————————————–
TraceJavaLoope= {xPrimeS20xL4.dB xPrimeSpBANTXX-4.DB XGENEA SSPANTXL.DB XFPGA-SPARTANXL -4.DB
Xio-SpAutxX-4.Db}
DeXeXDeasyLB XDWHSPARTANXL -路径
/Have/DavID/SyopSys/SyLyb/Sy9802/SyopSys/Loops/DW/LIB/SPARTANXL
符号库= {SPARTANXL.SDB}
FixTiCl库= {XDWSSPARTXX.SLDB标准

请登录后发表评论

    没有回复内容