FPGAExpress3.3：为VIETEX/E器件推断SRL16和SRL16E组件

描述

关键词：FPGAExpress，基础，ViTEX，SRL，移位寄存器，推断

紧迫性：标准

一般描述：
FPGAExpress3.3（又名Apple Express 2.1i与Service PACK 2）具有能力
推断ViTeX器件的移位寄存器LUTS。在HDL中使用以下代码段
源来实现这些推论。

这些移位寄存器可以是任意大小的。如果小于16位，Express将连接地址
行到VCC或GND以创建较小的移位寄存器。如果大于16位，Express将推断
多个SRL16组件构建大移位寄存器。

可以在静态长度模式下推断任何大小偏移，但是使用动态长度模式，
必须实例化组件。

解决方案

一

下面的VHDL代码将推断SRL16组件：

过程（CLK）
开始
如果CLK’事件和CLK = ‘1 ‘，那么
Reg & lt；= DIN和Reg（15下降到1）；
如果结束；
DUT & LT＝Reg（0）；
结束过程；

添加时钟使能信号来推断SRL16E组件：

过程（CLK）
开始
如果CLK’事件和CLK = ‘1 ‘，那么
如果Ce＝1
Reg & lt；= DIN和Reg（15下降到1）；
如果结束；
如果结束；
DUT & LT＝Reg（0）；
结束过程；

二

下面的Verilog代码将推断一个SRL16组件：

总是@（POSEDGE CLK）
开始
INT= {DIN，INT[15:1] }；
结束
指定DOUT＝INT〔0〕；

添加时钟使能信号来推断SRL16E组件：

总是@（POSEDGE CLK）
开始
如果（CE）
INT= {DIN，INT[15:1] }；
结束
指定DOUT＝INT〔0〕；