1.5 i SP2 VIETEX映射-不能满足CC/8CE和FDRSE设计的LOC/RLOC约束-Xilinx-AMD社区-FPGA CPLD-ChipDebug

1.5 i SP2 VIETEX映射-不能满足CC/8CE和FDRSE设计的LOC/RLOC约束

描述

关键词:MAP、RLLC、计数器、C8CE、触发器、FDRSE、满足

紧迫性:标准

一般描述:当用cc8CE创建示意图时
(8位计数器使用带有明晰和启用的进位链)
设计运行良好。然而,当改变FFS时
与FDRSE相反,映射错误。

FATALHOLL错误:XVKMA:XVKMAP.C:1691.1.112-不能满足
LCO/RLOC约束对COMP $I1/$1I255进程将终止。
请致电Xilinx支持。

解决方案

这个问题的解决方案包含在1.5 I服务包2中。有关更多信息,请参见:

(Xilinx解决方案α5887)

请登录后发表评论

    没有回复内容