1.5 I MAP警告:XVKDR:3块检查:悬空CyIIT输入。COMP-Xilinx-AMD社区-FPGA CPLD-ChipDebug

1.5 I MAP警告:XVKDR:3块检查:悬空CyIIT输入。COMP

描述

关键词:CIN、VIETEX、MAP

紧迫性:标准

这是由没有驱动的悬挂CIN网引起的。这个网应该
已被映射裁剪,但不是。由此产生的DRC问题是
BITGEN中的错误。

错误:XVKDR:3块检查:悬空CyNIT输入。COMP
IOION/CMDYFIFORIGRIG1(6)被配置为使用PIN CIN,但PIN CIN不是
有联系的。

解决方案

这个问题可以通过删除路由中的存根来解决。
NCD在EPIC,然后运行BITGEN。

这个问题在六月的2.1i版本中得到了纠正。

在运行BITGEN时关闭DRC。在实用工具-GT;定制-GT中使用-D选项;
模板管理器。

请登录后发表评论

    没有回复内容