4.1I定时/约束-A:TURU:TIG约束被忽略。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1I定时/约束-A:TURU:TIG约束被忽略。

描述

一般描述:

A:从:TIU:TIG约束用于忽略特定路径,但是阻塞路径的数量小于预期路径和/或实例化路径。

有关信息,请参见(赛灵思解答9297)(赛灵思解答5965).

解决方案

背景:

GROPA = 300个元件/项

PB=200个元件/项

如果GROPA和GUPB覆盖相同的元件/项,则GUPPA是Gub PB的超集,GUPB是群的子集。如果我们试图从GROUPB中删除GROPA,则工具无法移除这些元件/项。如果我们尝试从GROPA中删除GROPB,工具能够删除这些元件/项目。

问题:

从:TUT:到TIG约束是一个较小的FFS时间组的超集。问题是FFS时间组和TIG时间组相交;TIG时间组不是FFS时间组的子集,因此工具不能移除正确的项。

不幸的是,TIG约束的在线文档(开发系统参考指南第6章)

HTTP://TooBox.xILIX.COM/DOSAN/4Y1I/DATA/Ung/DeV/ChAP06/DEV0568HTM)不解释限制或一般例外。对于由定时软件应用于定时规范的异常,异常(TIG)必须是另一约束的子集。TIG实际上是FFS时间组约束的超集,因此,没有TIG/异常可以被应用。

工作重点:

一个简单的工作是对TIG时间组中定义的引脚进行全局忽略(TIG),这将告诉工具忽略所有时间组的这些引脚。

解决问题的另一种方法是创建这些引脚的TimeScript特定忽略(TIG)。这将成为一个TIG组,它是所有其他时间组的子集。

请登录后发表评论

    没有回复内容