4.1i核心生成器,MTI,VHDL——需要什么样的MTI命令来分析/编译核心生成器VHDL模型?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i核心生成器,MTI,VHDL——需要什么样的MTI命令来分析/编译核心生成器VHDL模型?

描述

关键词:核心生成器、科雷根、错误、VHDL、GETX模型、编译、分析

紧迫性:标准

一般描述:
需要怎样的MODESIM/VHDL命令来分析/编译核心生成器VHDL模型(当使用“GETX模型”实用程序提取时)?

解决方案

如在核心生成器用户指南中所记载的,分析模型所需的MODESIM命令是:

VILB XILIXXCORIELB
VMAP XILIXXCORILB/XILIXXCORIELB

VCOM -工作XILIXXCORILB<PATIOStoXILIXXCORILBYSoReSuxFieleOrth.G//lt;

例如:

VILB XILIXXCORIELB
VMAP XILIXXCORILB/XILIXXCORIELB

VCOM -工作XilinxCordilb/Tooal/Xilinx/VHDL/SRC/XilinxCoreLib /PRIMSSIONSTANST.VHD

请参考(赛灵思解答6250)有关模型必须编译的顺序的信息。

请登录后发表评论

    没有回复内容