81I平面布置图- DRC检查未验证IGBFG放置-Xilinx-AMD社区-FPGA CPLD-ChipDebug

81I平面布置图- DRC检查未验证IGBFG放置

描述

关键词:ViTEX,CLKDLL,2.1I,3.1I,4.1I,5.1I,61I,7.1I

地面规划师刚果民主共和国不验证IGBFG布局。如果将IGBFG放置在错误的位置,MAP就会出现以下错误:

“错误:XVKPU -符号CK.PAD未能按照需要加入全局时钟I/O组件。符号有一个约束(LOC=B0),它指定组件的非法物理站点。

解决方案

请参阅ViTeX数据表以确定正确的iBFG位置:
HTTP://www. xLimx.COM/XLNX/XWeb/XILIPu外宣SyDePas.jSP?类别= /数据+表/ FPGA +器件+家庭和ILIGANGEID=1

可选地,以下信息指示iBFG位置(每包):

CS144:K7,M7,A7,A6
TQ144:90, 93, 19,16
PQ240/HQ240:92, 89, 210,213
BG256:Y11,Y10,A10,B10
BG352:AE13,AF14,B14,D14
BG432:AL16、AK16、A16、D17
BG560:AL17,AJ17,D17,A17
FG256:N8,R8,C9,B8
FG45 6:W12,Y11,A11,C11

请登录后发表评论

    没有回复内容