2.1I:TrCE-当使用不同的TrCE选项时,逻辑级别的报告数有所不同-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1I:TrCE-当使用不同的TrCE选项时,逻辑级别的报告数有所不同

描述

一般描述:

由“TrCE设计.NCD”生成的默认分析TrCE报告

显示逻辑级别不同于高级

“TrCE-A设计NCD”生成的分析报告

“默认期分析”部分。

解决方案

逻辑电平的正确数目报告在

“TRCE—设计NCD”生成的分析报告

或者在时间分析器GUI中,选择“分析”菜单,

提前设计,也会给出正确的数字

逻辑层次。

由“TrCE-V设计.NCD”生成的冗长报告

在时序分析器GUI中,选择分析-GT;

约束-gt;定时约束中的报告路径。

这将被固定在未来的软件版本中。

请登录后发表评论

    没有回复内容