【提问】modelsim 仿真报错Failed to find ‘video_cap_new’ in hierarchical name ‘video_cap…-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回答2
    只看作者
    最新最热
    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0
      看起来是找不到模块或者是没有定义该参数。
      2年前已采纳
      • lailailee的头像-ChipDebuglailailee徽章-资深玩家-ChipDebug等级-LV1-ChipDebug作者0
        是的。问题解决了。是我例化的时候误把模块名称当做我实例的名字。我诧异的是vivado自带的仿真工具不报错。波形都出来了
        2年前@chipdebug
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面