描述
关键词:LMG,SMARTMODEL,SMARCTCN,SyopopyS,NGD2EDF,NGANDNO,EDIF,NGM,11032
当我试图用Smartccn编译一个带注释的EDF文件时,出现以下错误:
设计端口(DATAXOUT & LT;7:0&GT)没有封装引脚连接。
1个错误,540个警告,SMARCTCN 11032
只有当存在两种情况时才会发生此错误。首先,在创建后注N.GA文件时必须使用.NGM文件,然后使用该文件创建后加注释的EDF文件。第二,由设计输入工具创建的原始EDF文件必须以完整的总线写入。
如果存在这两个条件,那么当生成带注释的EDF文件时,与原始设计的相关性被完成,总线的引脚分配将丢失。由于LMG需要所有引脚分配来创建智能电路模型,因此将发生错误。
解决方案
若要解决此错误,请确保这两个条件中的至少一个不满足:
若要指示NGDNNO不要使用.NGM文件(由MAP生成),请打开选项
Xilinx设计管理器(或项目管理器)中的对话框,然后单击“编辑选项”…
仿真模板。在一般tab下,取消“相关仿真数据”旁边的框。
“输入设计”。
-或
指示您的设计输入工具在写入时将所有总线信号扩展到其组件位中。
用于实现的EDIF文件。这样做的方法会有所不同;参考EDA工具文档
详情。
没有回复内容