Lattice FPGA用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入？

要使用DPHYtoCMOS IP的输出作为其他设计的输入，用户可以参考下面的内容：

例如，dphy2cmos IP的CMOS信号（csi2cmos_pd_raw_o和csi2cmos_clk_pixel_o）将被用作设计的顶层模块的输入，用户需要确保去除dphy2cmos IP中使用的IO触发器。

通过这样做，信号不会被布线到IO口上，就可以在内部使用。
例如：

.. \ .. \ .. \ csi2_2_cmos_test3 \ csi2_2_cmos_test3 \ d2c \ d12（文件名可能有所不同）

打开d12.v文件并注释掉信号clk_pixel和pixel_data ODDR发送器并直接assign它们。

如

///// Center-aligned Pixel Clock output by DDR output FF /////


assign clk_pixel_o = clk_pixel;


/* ODDRX1F pclk_ddr
(
.D0 (1'b0),
.D1 (1'b1),
.SCLK (clk_pixel),
.RST (~reset_pixel_n_sync),
.Q (clk_pixel_o)
); */

`elsif RAW10


assign pd_raw_o = pd;


/* generate
for (i=0; i<PD_BUS_WIDTH;i=i+1)
begin : raw_ff
OFS1P3DX raw_ff_i
(
.D (pd[i]),
.SP (1'b1),
.SCLK (clk_pixel),
.CD (~reset_pixel_n_sync),
.Q (pd_raw_o[i])
);
end

endgenerate */

注意：无论何时用户将生成/打开IP（.sbx），所有文件将再次更新。