Lattice FPGA MachXO3L上的引脚PB38C和PB38D作为MIPI数据输入。 但是，在运行P＆R（布局布线）时出现以下错误:
Cannot place PIO comp “mipi_d1” on PIO site “T15/PB38C” (I/O bank 2). ERROR – Cannot place PIO comp “mipi_d1” on the proposed PIO site “PB38C / T15” because the types of their IOLOGICs are incompatible: the associated IOLOGIC comp “mipi_d1_MGIOL” has been set to “IDDR4” mode (of type “BIOLOGIC”), while the IOLOGIC site is of type “BSIOLOGIC”.
出现这个错误是因为没有使用带A/B标记的差分对IO。 MIPI CSI2 RX使用GDDRX4_RX ECLK中间对齐接口。
在技术应用笔记“Implementing High-Speed interfaces with MachXO3L Devices (TN1281)”中，明确指出GDDRX4_RX ECLK中间对齐接口需要使用4倍速的IDDR，因此它必须使用带A/B标记的IO差分对。
要访问技术应用笔记，可以访问Lattice的网站 Website -> Products -> MachXO3 -> Application Note。 TN1281的链接如下：
http://www.latticesemi.com/view_document?document_id=50122