VCS——我如何回溯SDF文件进行时序仿真?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VCS——我如何回溯SDF文件进行时序仿真?

描述

一般描述:

如何用SDC对SDF文件进行注释以进行时序仿真?

从SDF文件中回溯延迟值有两种方法:

在编译时编译SDF文件

-在运行时读取ASCII SDF文件

解决方案

若要在编译时编译SDF文件,请使用+COMPSDF选项如下:

vcsi-r-f选项.f+COMPSDF

VCS将默认为具有顶级仿真网表名称的SDF文件。如果您想使用不同的SDF文件,请在+COMPSDF选项之后指定SDF文件名;这不需要在命令行上的表文件,VCS自动确定所需的能力。

要在运行时读取ASCII SDF文件,必须提供具有-p选项的表文件如下:

创建一个PLI表文件(SDF.Tab),将$SDFIN注释系统任务映射到C函数SDFYANNATETYAL调用。使用-p开关指定此文件如下:

VCS -P SDF.TAP-Y$Xilinx/Verilog /Src/SimPRSs+LIbExt+.VimeTimeSI.V.

下面是SDF.TAB文件中为您的设计输入的一个示例:

$SDFYANANDECATE CALL=SDFFAANNATTEAL调用ACC+= TCHK,MP,MIPB:%Cys+

请登录后发表评论

    没有回复内容