4.1i FPGA编辑器——如何激活未使用的引脚的下拉?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i FPGA编辑器——如何激活未使用的引脚的下拉?

描述

关键字:4000、Spartan、下拉、下拉、未使用、I/O、IO、PIN、实现、配置、选项、FPGA、编辑器

紧迫性:标准

一般描述:
如何激活未使用的I/O引脚上的下拉,因为它们被拖拉,默认情况下,内部上拉电阻(20K-100K欧姆)?

解决方案

Xilinx实现工具还没有为用户提供在未使用I/O上全局激活内部拖动的选项,然而,这个任务可以在FPGA编辑器的帮助下完成。

遵循以下步骤:

1。在FPGA编辑器中打开放置和布线的设计(& lt;DealthNo.G.N.CD)

2。设置编辑模式。(转到文件-gt;主要属性,并将编辑模式设置为“读写”)。

三。突出显示未使用的IOB并选择“添加”(右侧)。这给你的设计增加了IOB,你可以给它任何你喜欢的名字。

4。一旦你添加了IOB,它应该出现在蓝色。双击它可以看到IOB的内部结构。要进行更改,你必须点击左键第二个按钮(看起来像铅笔)来进行编辑。

5。单击“下拉”旁边的复选框。

6。若要应用编辑,请单击右键中的第二个按钮(看起来像箭头和小窗口)。

7。通过选择文件-gt;保存来保存设计。

请登录后发表评论

    没有回复内容