10.1层规划器/ VIETEX -“错误:XVKPU:19 -符号CloxIn .PAD未能加入全局时钟I/O组件……”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

10.1层规划器/ VIETEX -“错误:XVKPU:19 -符号CloxIn .PAD未能加入全局时钟I/O组件……”

描述

在我放置了CLKIOB和BUFG组件之后,在Mp:

“错误:XVKPU:19 -符号ClothyIn .PAD未能按照需要加入全局时钟I/O组件。符号有一个约束(LOC=P101),它指定组件的非法物理站点。请改正约束值。

为什么会出现这种错误?

解决方案

围绕这个问题展开工作:

-将CLKIOB放置在包含BUFG的IOB中

-查阅数据手册以找到正确的位置来放置它。

-不要放置它,让工具放置它。

这将被固定在下一个主要的软件版本中。

如果您试图使用GCKIOB作为用户I/O(即,您不希望来自GCKIOB的信号使用BUFG),则必须做出以下连接:

GCKIOB(iPad)& G.IGBFG &用户逻辑

如果您使用的是示意性条目,插入iBFG代替IGBF。如果你使用VHDL/Verilog,实例化一个iBFG。

请登录后发表评论

    没有回复内容