描述
关键词：FPGA，Express，基础，保持，信号，保存，属性，DoutTouToul
紧迫性：标准
一般描述：
FPGA Express 3.3现在支持SyoSype编译器指令“DONTYTAccess”。
此属性可以设置在模块/实体或实例化单元上，并将阻止该部分。
在综合和优化过程中改变设计。属性不能
应用于信号。
注意：此属性仅适用于综合过程中的优化。这个属性是
没有传递到地方和布线的工具。
设置属性的方法有三种：
解决方案
一
通过FPGA Express约束编辑器设置DottTouTouter
右键单击预先优化的结构并选择编辑约束。在“模块”选项卡下，
你会看到一个标题为“不要触摸”的栏目，有很少的设置可供选择：
不=优化这个实例
false =优化此实例（默认）
继承=这个实例接受上面的模块/实体的设置
当将属性应用到模块/实体时，使用“所有实例”。下面的所有实例
模块/实体将接收该特定属性。
二
直接在HDL代码中设置DONTHouToul属性。
在模块声明或单元实例化之后立即添加此Verilog注释：
/*SyopSype属性fpGA-DONTTA触摸“true”*/
-或
在“开始”关键字之前在体系结构中添加这个VHDL属性声明：
属性FPGA-DONTTHouTou:字符串；
属性fpGA-dotTouToulout & lt；实例& gt；：标签是“true”；
其中.lt；实例& gt；表示一个单元实例化。
见（Xilinx解决方案4392）有关FPGA Express中属性传递的更多信息。
三
在FEYS壳TCL脚本中设置DottTouToul属性。
StIdMeuleFPGA-DONTTHouTou& Lt；选项& Gt；[-ALL ] &模块；
选项& gt；可以是真的、假的或继承的。
[-ALL ]意味着该选项被设置为模块中的“模块”的所有实例；
例如：
ToSyMeaveFPGA-DONTTA触摸真-全部TOU/U1
没有回复内容