3.1i时序分析器-无约束路径报告包含约束路径-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i时序分析器-无约束路径报告包含约束路径

描述

一般描述:

运行无约束路径报告时(分析)

定时约束——“报告无约束”

时序分析器中的路径“选项”,该报告包括

时序约束,然后进行无约束路径分析。

也看到(Xilinx解决方案8072)

解决方案

关键字下面列出了无约束路径。

时间分析器中的“无约束路径分析”。

解决方法是运行跟踪(TrCE)。

具有以下语法的命令行:

TRCE-U 12设计.NCD设计.PCF-O输出文件.TWR

请登录后发表评论

    没有回复内容