为什么使用Active-HDL Lattice专用版进行仿真时会出现KERNEL: Error等错误？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • 52fpga的头像-ChipDebug52fpga徽章-人气大使-ChipDebug等级-LV2-ChipDebug0

      如果在仿真之前未指定要对其进行仿真的模块，则会出现该问题。

      要在Active-HDL中解决这个问题，在初始化仿真之前，请进入 Design->Settings…，然后选择要仿真的设计模块。

      之后，初始化仿真并使用模拟器强制输入信号。

      另外，用户可以在他们的.do文件中添加“+ access + r”，这样脚本会自动处理上面的操作。

      6年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面