LATTICE FPGA 如何修改JESD207 IP核MCLK时钟的默认频率（90MHz）？

在相同的IO端口用相同的PLL名称为MCLK生成新的PLL，并用新生成的PLL* .v或* .vhd文件替换之前的。