LATTICE FPGA\CPLD 的锁相环PLL在什么情况下会失锁？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • 52fpga的头像-ChipDebug52fpga徽章-人气大使-ChipDebug等级-LV2-ChipDebug0

      锁相环（PLL）失锁有以下几个可能的原因。

      1.输入时钟或PLL的反馈信号失效。
      2.PLL电源中有噪声。
      3.输入的源时钟周期抖动（tIPJIT）不符合器件要求。

      6年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面