创建高速HDL宏时的基础快件2.1i：“CONV:行X总线错误号”

描述

关键字：VHDL、Verilog、Express、HDL、宏、CONV

紧迫性：标准

一般描述：
当将HDL宏综合到基础图上时，如下
可能发生错误消息：

“线X线错误的现场总线数”

其中x表示实际行数。

解决方案

这可能发生在总线被声明为该宏的端口，然后是
完全没有用在HDL代码中。FPGAExpress已经削减了总线的逻辑，但
该声明仍然存在于XSF文件中（用于创建示意符号）。

打开.lt；宏名称和gt；.xsf文件（位于项目目录中）并检查
在错误中引用的行数，以确定已被删除的总线信号。
删除HDL源中的此端口声明并重新综合。