导师Xilinx接口2.1i:在Xilinx GUI中选择QuasSIM进行仿真后,我不知道TimeSim.End用于后端仿真-Xilinx-AMD社区-FPGA CPLD-ChipDebug

导师Xilinx接口2.1i:在Xilinx GUI中选择QuasSIM进行仿真后,我不知道TimeSim.End用于后端仿真

描述

关键词:TimeSim.Enn,时序仿真,后端仿真,Quicksim,
二聚吡啶

紧迫性:标准

一般描述:

我在EDIF文件上运行Xilinx设计管理器(PLDYDSGNMGR)。
我的设计来自PLDYMEN2EDFF。在选择设计时&
选项,并为我的仿真类型选择QuixSIM,我让工具
实施。我不像以前那样有时间了。当我编辑
对于QuigSIM仿真的选项,我看到了仿真网表
名称设置为TimeSimIM,为什么它没有被创建?

解决方案

由于程序PLDYEDF2TIM的改变,Xilinx设计管理器
将编写名为Design .Enn的后端EDF网表(设计)
作为输入文件名EDF,而不是文件名TimeSim.Enn。
文件选项.EDN将被创建,即使是
仿真网表名称设置为TimeSimSim.

文件必须命名为.DED.Enn,并且必须运行PLDYEDF2TIM。
此文件名或将出错。例如,如果名称
文件是TimeSim.Enn,A2.1i PLDYEDF2TIM PRGM将
出错,因为它找不到目录TimeIsSimuliLIB。

请登录后发表评论

    没有回复内容