首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Lattice-莱迪斯
正文
Lattice FPGA的“DONE_EX”设置选项是什么意思?
inner
8年前发布
107
1
Lattice FPGA的“DONE_EX”设置选项是什么意思?
FPGA
lattice
请登录后发表评论
登录
注册
回复
1
只看作者
最新
最热
52fpga
0
当这个选项设置为ON时,意味着我们可以在外部通过控制DONE引脚来控制唤醒顺序。 如果我们不是通过外部方式来控制DONE引脚,当此首选项为ON且DONE未拉低时,器件将以与“DONE_EX”首选项设置为OFF时相同的方式唤醒。 这意味着逻辑只检查器件内部 DONE Bit,而不是外面的DONE引脚。