5.1i CPLD CPLDFIT -“错误:设计”设计名称“没有输出”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i CPLD CPLDFIT -“错误:设计”设计名称“没有输出”

描述

一般描述:

当我实现一个设计时,CPLDFIT失败的拟合过程中有以下错误信息:

“错误:设计”设计名称“没有输出”。

解决方案

这可能是由以下情况引起的:

1。在你的设计中有一个不正确的连接,使得输出没有被驱动。fitter将移除所有未连接的逻辑,从而移除输出。γ

2。确保在综合工具中设置“添加I/O缓冲区”选项。此选项的位置因供应商而异。对于XST,默认情况下,该选项设置为“on”,并位于“综合属性”下,在Xilinx特定选项选项卡下。

请登录后发表评论

    没有回复内容