Vivado2022.2更新，新特性值得关注

1导言

Vivado2022.2终于发布，本次比较有意思的更新为IP配置文件由XML修改为JSON以及安装的磁盘空间占用大幅度减小，安装常用的器件，相比Vivado2022.1，磁盘占用大小大致降低50%，但安装包大小没有减小。

2新增加的功能

一般情况下，一年中的第二版本都是修复一些BUG，增加一些新器件的支持，或者优化一下某些功能，对大多数人而言变化的感知不是很大，但本次改变还是比较大的，第二版本还是值得体验的。

器件支持

估计大家对新器件需求都不是很大，所以简单介绍一下。

• Vivado ML 企业版支持的器件

  • Versal® Premium 系列：XCVP1702、XCVP1802、XCVP1102

• 标准版和企业版支持的器件

  • Kria™ SOM：XCK24

安装与许可（比较大的更新）

我对比了其他版本，本次有个比较有意思的更新，安装占用的峰值磁盘空间减少25%（官方数值）。而且安装同样的器件包，安装速度大幅度提升，这可能也和这个磁盘优化有关，下图是2022.2的磁盘空间占用。注意这里没有安装全部器件，如果安装全部器件所需空间仍然很大，我安装了7系列，U系列以及U+系列。同样选择以上器件，2022.1磁盘占用大致90GB，而2022.2则少了一半，仅需要40多GB。

IP更新

更新一些IP的版本，比如QDMA，更新到了5.0，具体大家看手册即可。

IP集成

赛灵思 IP 配置文件格式已从 XML 更改为 JSON，以便改善版本控制功能和加载时间。这个算是比较大的改变。

仿真

• 支持系统 Verilog“接口类”
• 通过 tcl 命令和对象窗口对参考类型的系统 Verilog 对象提供调试支持
• VHDL-2008 支持

其它

一些例行的优化，具体就不在这里讨论了。顺便这里说一下，赛灵思比较新的版本有时会开源一些源码文件（我这里说的开源只是指能看见源码，是否有开源协议我没有仔细查看，大家自行查看），比如像AXIS，UART这些应该是很早就开源的，可以直接看到源码并编辑，不过很多是VHDL，一般大型IP都是看不见源码的。

3获得软件

官网：https://www.xilinx.com/support/download.html

4总结

本次比较大更新，从我的角度看，一个是磁盘占用优化，一个是IP配置的更改。