VeriloX-L如何用Verilog XL运行仿真？

描述

关键词：Verilog XL，UNISIMS，SIMPLICS，Verilog，仿真

紧迫性：标准

一般描述：
如何用Verilog XL运行仿真？

解决方案

根据设计的组成（LogiBuilx，Xilinx实例化）
用于RTL仿真的原语，或CAREGEN组件，指定
遵循命令行：

Verilog -Y $ Xilinx/Verilog／SRC/UNISIMS -Y $ Xilinx/Verilog／SRC/SIMPPRS
+ indir+$xilinx/verilog /Src+LbEXT+.V$Xilinx/Verilog /Src/GLBL
测试夹具& gt；v & lt；设计& g.v

$xilinx/verilog /Src/UNISIs区域包含统一组件
RTL仿真。Xilinx/Verilog／SRC/SIMPRIMs区域包含
LogiBuxx的通用仿真原语。

对于时序仿真或后NGD2ver，基于SIMPLICS的库是
使用。在命令行中指定以下内容：

Verilog -Y $ Xilinx/Verilog／SRC/SIMPPRS $ Xilinx/Verilog／SRC/GLBL
+LBEXT+.V＆LT；TestField＆G.V.lt；设计& G.V

请看（Xilinx解决方案3167）关于如何指定Xilinx
使用NGD2VEL UL命令行交换机的SIMPRIM库路径
而不是使用Verilog XL—Y命令行开关。