FPGA配置-完成PIN不高，启动块使用

描述

器件似乎完成配置，但启动序列尚未完成。销钉不高。

解决方案

以下是与启动原语的使用有关的配置问题。

旧版本的比特集StuttupCK＝USELCK

当您将启动基元的CLK PIN连接到地上时，BitGen认识到启动CLK被使用（它不识别它是一个接地），并且使用地作为启动时钟。这就是为什么成品引脚永远不会变高的原因。您可以在BitGen中用“-G StuttupCLC:CLK”选项重新生成比特流。详情请见（赛灵思解答4681）.

将GTS连接到外部引脚

当将启动基元上的GTS PIN连接到用户I/O时，可能会遇到配置问题。如果在I/OS上启用预配置的PULUPS，器件可能会被卡在启动序列中。预配置的PULUPS导致启动基元上的GTS输入被启用。GTS信号永远不会停用，并导致启动序列陷入等待GTS释放的周期。

你可以用以下几种方法解决这个问题：

（首选）不将启动基元上的GTS输入连接到外部源。

b.启用预配置的PulLDOLED，而不是预配置的PULUPS：

对于ViTEX/-E和SpartanII/E，这是通过改变模式引脚来完成的。

对于VelTEXI/-II PRO和SSPANT-3，这是用HSWAPPEN引脚完成的。