VIETEX——在VyTeX设计中设置或重置FFS的推荐方法是什么?我仍然需要使用SARTUPIPVITEX块吗?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VIETEX——在VyTeX设计中设置或重置FFS的推荐方法是什么?我仍然需要使用SARTUPIPVITEX块吗?

描述

对于HDL设计,在VyTeX设计中异步重置或设置触发器的推荐方法是什么?是否仍然需要使用SARTUPIPVITEX块?

解决方案

在VRTEX设计中异步重置或设置FFS的推荐方法是在HDL代码中明确地写出这个高扇出重置/ SET信号。使用SARTUPIPVITEX块。这有两个优点:

1。这种方法给你一个较低的歪斜。重置/设置信号将被路由到器件中的次级长线,这是具有最小偏差的全局线。使用启动块的GSR可能导致歪斜问题,可以将设计置于未知状态。由于ViTeX丰富的路由,我们的软件可以很容易地定位和路由这个信号在全球线。

2。我们的TrCE程序将分析这个明确写入的复位/设置信号的延迟。用户可以读取.TWR文件(TrCE程序的报告文件),以查明其速度有多快以及偏差有多大。TrCE不分析StuttupViTeX块的GSR网络上的延迟。

如果重置/ SET信号被显式编码,则不必使用SARTUPIPVIETEX块。然而,用户仍然可以选择使用StuttupViTeX,如果他们选择,如果GSR歪斜不是一个问题。

若要查看如何用设置/重置信号推断寄存器,请参阅4.1i软件手册:

HTTP://TooBox.xILIX.COM/DOSAN/XILIX4/Malalal.HTM
-GT;综合和仿真设计指南-GT;第3章,一般HDL编码风格-GT;使用预置引脚或清除引脚。

请登录后发表评论

    没有回复内容