VHDL仿真RAM16X1D：除非所有输入处于已知水平，否则不能执行写入。

描述

关键词：RAM，RAM16X1D，写，VHDL

紧迫性：标准

一般描述：

我不能执行写操作。我有写地址（A3到A0）
在一个已知的水平，有一个有效的时钟，数据在已知的水平，我们是高的。
唯一不在已知水平的输入是（读）DPRA引脚，这是
处于未知值。阅读地址是什么并不重要。
那为什么我不能写呢？

解决方案

这是目前正在研究的VHDL仿真模型问题。
通过发展进入。

当前在仿真期间，如果要执行写入操作，则
用户必须确保所有输入都处于已知水平。