由CKDLL计时的VIETEX-IOB寄存器仍然使用数据路径上的延迟元件;这会导致较长的设置延迟。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

由CKDLL计时的VIETEX-IOB寄存器仍然使用数据路径上的延迟元件;这会导致较长的设置延迟。

描述

输入到IOB并从CKDLL时钟锁定的输入寄存器仍然使用数据路径上的延迟元件。这导致过多的输入设置延迟。γ

目前,工具不发出延迟元件没有关闭的警告。γ

这个问题发生在M1.5 I、M1.5 ISP1和M1.5 ISP2。

解决方案

若要解决此问题,请将NoTror属性添加到由CKDLL计时的输入寄存器中。这可以在UCF文件或NCF文件中完成,使用以下格式:

NET RCVDATA*NoTrand;

SelectOUT NODELAY网;

注意:这也是ViTEX II的情况。请看(赛灵思解答11917)欲了解更多信息。

这个问题在2.1i和3.1i软件中是固定的。

在版本2.1i(带有Service PACK 2和以上)和3.1i的工具中,任何由DLL计时的输入IOB寄存器在默认情况下都不会延迟。

请登录后发表评论

    没有回复内容