描述
关键字：BasnCCOMP、MAP、FPGAExpress、VIETEX、块RAM
紧迫性：标准
一般描述：
在一个HDL设计中实例化BROAMRAM组件时
FPGAExpress，下面的错误可能出现在映射：
FATALL错误：NCD:BasnCCOMP.C:334 6:1.1.2.4-找不到其他BEL
BelBeldP2525x32μ1/BU0上未连接的引脚。BrAMAMB：COMP的31
DP256X3X1/1/BU0。它目前的Program状态是：WEAMUX：0
RSTAMUX：0 WebMUX：Web RSTBMUX：0 PORTBASTART:256×16 PARTAUTART: 256x16EnMUMX：1
进程将终止。
解决方案
一
此错误可能是由于RAM组件上的未连接的时钟引脚，即使连接是
在源HDL中隐含的。
解决方法是在块RAM实例的时钟引脚之前实例化全局时钟缓冲器。
二
第二种可能性是在单独的内存中定义RAM组件的端口及其方向。
模块，像这样：
模块DP256x32（ADDRA，ADDRB，DIB，DIA，WEA，Web，CLKA，
CLKB，RSTA，RSTB，ENA，ENB，多阿）；
输入[7:0] ADDRA，ADDRB；
输入[31:0] DIB，DIA.
输入WEA、WEB、CKA、CLKB、RSTA、RSTB、ENA、ENB；
输出[31:0] DOA；
终端模块
没有回复内容