对于lattice FPGA 器件内硬化的从SPI的EFB仿真，一旦收到的数据字节传输到SPI接收数据寄存器，需要多长时间来设置RRDY位？inner6年前发布1101对于lattice FPGA 器件内硬化的从SPI(Slave SPI)的EFB仿真，一旦收到的数据字节传输到SPI接收数据寄存器，需要多长时间来设置RRDY位？ FPGAlattice
对于从SPI（Slave SPI） EFB仿真，几乎所有的时钟域传输标志都需要3个WB（wishbone总线）时钟周期。